JP62033461

Publication Title:

SEMICONDUCTOR DEVICE

Abstract:

PURPOSE:To reduce the base resistance and the base width, to improve the maximum oscillating frequency and cut off frequency, and to reduce considerably the base running time and switching time, by utilizing two-dimensional carriers having high conductivity and confinement effect defined on the hetero junction interface.

CONSTITUTION:By utilizing high conductivity and confinement effect in a narrow region of a two-dimensional positive hole layer 22 defined on the hetero junction interfaces between a fourth semiconductor layer 15, and a third semiconductor layer 14 and a fifth semiconductor layer 16, for example being applied to a HBT, the base resistance rB and the base width WB can be reduced to realize a high performance HBT. That is, since two-dimensional positive holes created in the high purity layers 14, 16 have a reduced impurity dispersing effect, and moreover two-dimensional freedom provided by nature reduces the dispersion, this HBT has an extremely large positive hole mobility especially at a low temperature. Thus a semiconductor having excellent high-speed and high frequency characteristic can be provided.

Data supplied from the esp@cenet database - http://ep.espacenet.com

This Patent PDF Generated by Patent Fetcher(TM), a service of Stroke of Color, Inc.

⑩ 公 開 特 許 公 報 (A) 昭62-33461

⑤Int.Cl.⁴

識別記号

庁内整理番号

❷公開 昭和62年(1987)2月13日

H 01 L 29/72 29/20 8526-5F 8526-5F

審査請求 未請求 発明の数 2 (全7頁)

②特 頤 昭60-174657

20出 願 昭60(1985)8月7日

個発 明 者

種 田 光

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

郊代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称

半導体裝置

2. 特許請求の範囲

(2) p型の第1の半導体層上に、n型の第2の 半導体層、高純度あるいはp型の第3の半導体層、 - 3.発明の詳細な説明

[産業上の利用分野]

本発明は半導体へテロ接合界面における高い導伝性を有する導伝層を用いた半導体装置、特に高速性及び高周波特性に優れた半導体装置に関するものである。

〔従来の技術〕

近年、超高周波・超高速素子として、ヘテロ接合ハイポーラトランジスタ(以下 HBT と略配する。

が有望視されている。 HBT の理論的アプローチは H Kroemer によってなされ、例えばプロシーティン グ・オブ・ザ・アイトリプルイー (Preendings of the IEEE)、70巻、1号、13頁(1982年)に要約 されている。 HBT の主な特徴は、エミッタ効率、 電流利得の向上などであるが、実際の HBT の案子 構造としては、依然様々である。第4図に代表的 HBT の構造を示す。第4図において、例えば npn 型の場合、101 はコレクタ電極、102 は n 型の基 板例えば GaAs,103 は n 型の第1の半導体層例名は GaAs, 104 は p 型の第2の半導体層、例えば GaAs, 105 は第2の半導体層104の有する電子親和力と エネルギーギャップの和より大きい、 n 型の第3 の半導体層例をは ALa3Gs a7 As 、 106 はベース電極、 107 はエミッタ電極である。第5回は、熱平衡状 態におけるエミッタ電極 107 直下のエネルギーパー ンド図を示している。ここでEcは伝導帯下端のエ ネルギー準位、 Ep はフェルミ準位、 Ev は価電子 帯上端のエネルギー単位を表わしている。 第4四 化示した HBT においては、エミッタ電極 107 から

$$r_s = \frac{5}{2} r_B C_C + \frac{r_B}{r_L} r_B + (3C_C + C_L) r_L$$
 (2)

ここで、 f_L は遮断周波数、 r_B はベース抵抗、 C_C はコレクタ容量、 r_L 及び C_L は負荷抵抗及び負荷容量である。また少数キャリアのベース領域走行時間 r_B は

$$r_{B} = \frac{W_{B}^{2}}{2D_{D}} \tag{3}$$

で与えられる。Wa はベース幅、Dn は少数キャリア(今の場合電子)の拡散定数である。更にftについては、ft Cを使逆比例する。式(1)~(3)に注目すると、rs,Wa 及び Ccの低減が HBT の高性能化に極めて重要なことが分る。ところが、Wa を小さくすると逆にra が大きくなってしまうため、先に述べたように HBT の性能向上に大きな制約を与えてしまうという欠点を有していることになる。またこのような欠点は npn 型の HBT たけでなく pnp 型の HBT についても共通の問題となることは明らかである。

本発明の目的は、以上のような従来技術におけ

ペース層(第2の半導体層)104 に注入される電子のほとんどがコレクタ電極101 に到途するのに対し、ペース電極106 からエミッタ層(第3の半導体層)105 に注入される正孔は、ペース層104 に比べ大きなエネルヤーヤャップを有したエミッタ層105 による反射のために極めて少なくたる。従って、例えばエミッタ接地時の電流増幅率 hpr は極めて大きなものとなる。

[発明が解決しようとする問題点]

しかしながら、第4図に示したような従来型のHBTにおいては、例えば高性能化に重要となるベース層 104 の幅 W_B 及びベース抵抗 r_B が相殺関係にある(即ち W_B を小さくすると r_B が増大する。)為、HBT の性能向上を制限する欠点があった。詳細に述べるために例えば HBT の最大発振周波数 f_{max} とスイッチング時間 r_B について考える。 f_{max} 及び r_B については既知のように近似的に次式で与えられる。

$$f_{\text{max}} = \left(\frac{f_{\text{t}}}{8\pi r_{\text{B}} C_{\text{c}}}\right)^{1/2} \tag{1}$$

る欠点を除去し、高速性及び高周波特性に極めて 優れたヘテロ接合を用いたパイポーラ型の半導体 装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、

(2) p型の第1の半導体層上に、n型の第2の

である。

[発明の原理・作用]

以下、図面を参照し本発明の原理と特有の作用
効果を明らかにする。説明の都合上、特定の材料
を用いることにするが、本発明の原理に照合すれ
ば他の材料に対しても適用できることは明らかで
ある。

第1図(a)は本発明の半導体装置の基本的構造の

高い導伝性と狭い領域内での閉じ込め効果を利用して、例えば HBT に応用した場合の rs 及び Ws の低減をはかり、 HBT の高性能化を実現するものである。

即ち、高純度層 14 及び 16 に形成された 2 次元 正孔は、既知のように、特に不純物の散乱の影響 が少なくなるため、更には本来有する自由度の2 次 元性 によって 散乱が少なくなるために特に低温 においては極めて大きな正孔移動度 4hを有してい る。例えば GaAs 中の正孔の場合、室温で 4h≈ 400 cm²/v·s 77Kでは μh≈4000 cm²/v·s と飛臨的に増大す る。また、この2次元正孔層の正孔面密度Paは、 各半導体層のキャリア密度及び膜厚によって変化 するものの各ヘテロ接合界面当り約 1×10¹² cm⁻²の **奥現は可能である。更にこの2次元正孔の波動の** 拡がりは各ヘテロ接合界面当り約100~と極めて小 さいため、即ち、正孔がヘテロ界面の三角ポテン シャル井戸に閉じ込められているため、実効的べ - ス幅の低波に大きく寄与することが期待される。 今、『。の低波をはかるために奥効的ベース幅

一例を示す模式的構造断面図である。

第1図(a)において、11 は高抵抗基板、12 は n型の第1の半導体局、13 は p型の第2の半導体局 14 は高純度あるいは n型の第3の半導体層、15 は前記第3の半導体 14 より電子親和力とエネルギーギャップの和が大きい、p型の第4の半導体局、16 は前記第4の半導体15 より電子親和力とエネルギーギャップの和が小さい、高純度あるいは n型の第5の半導体層、17 は p型の第6の半導体層、18 は n型の第7の半導体層、19 は制御電極、20及び21 は第1の半導体層 12 および第7の半導体層 18 に接触したオーミック性電極である。

第1図(b)は、第1図(a)に示した本発明にかかる 構造において、熱平衡状態における電極 20 直下で のエネルギーベンド図の一例である。ここで、22 は2次元正孔層であり、Ec, E, E, Ev については第5 図で説明したものと同一である。

本発明の基本原理は、前記第3の半導体層 14及 び第5の半導体層 16と、第4の半導体層 15のヘ テロ接合界面に形成された前記2次元正孔層 22の

 $W_{\text{B}}=500$ χ と ϕ くした 場合に ϕ いて、ベース ϕ は ϕ の . シート 抵抗 R_{D} について 考える。 R_{D} は 次式 で 与え られる。

$$R_{\mathbf{Q}} = (q P_{\mathbf{s}} \mu_{\mathbf{h}})^{-1} \tag{4}$$

ここで q は電子の電荷量である。 第 4 図に示した 従来構造の場合、 $W_s=500\%$ とした時には p_n 接合による空芝層幅があるため、ベース層 104 の実 効的幅は 1×10^{18} cm $^{-3}$ 程度の T クセプタ 密度(ベース層 104)と 5×10^{17} cm $^{-3}$ 程度の F ナー 密度(エミッタ層 105 及びコレクタ層 103)を 仮定した場合、 約 300% と考えられる。 また、 高い T クセプタ 密度に上づりる 正孔の 移動度は 高純度の 場合に上で を く低下する ことを 考慮 すると、 例えば p 型の G_{aAs} をベース層 104 に 用いた場合 $\mu_h \sim 100$ cm $^2/v$ ・s に Δ る。 従って、 従来 構造に Δ が Δ の と見積られる。一方、 本発明に Δ が Δ の Δ

る。更に従来構造でよく用いられたW_Bの値(≥ 1000 ½)に比べW_Bも小さくできるため、(3)式から r_B が大幅に改善されることになる。尚エミッタの注入効率については、 2 次元正孔層 22 がヘテロ接合界面の電位障壁を感じるため閉じ込め効果が高く、従ってほぼ理想的な 1 に近いものとなる。

以上説明したように、本発明によって r_a 及び W_B が大幅に改善されるため f_{max} 及び r_s の両方において特性向上が実現され、従って、高速性及び高周 放特性に優れた半導体装置が得られることは明らかである。

以上の説明では、電子が少数キャリアとなるいわゆる npn 型について述べてきたが、本発明の原理は正孔が少数キャリアとなるいわゆる pnp 型についても同様に適用できる。

第2図(a)は、本発明による pnp 型の半導体装置の基本的構造の一例を示す模式的構造断面図である。

第 2 図(a) において、 31 は高抵抗悲板、 32 は p型の第 1 の半導体層、 33 は n 型の第 2 の半導体層、

1 図(a)と同じである。本実施例においては、11 に 高抵抗 GaAs 基板を、 12 にドナー不納物密度が 5×10¹⁶cm⁻⁵ 程度で膜厚約 5000 Å の n 型のAC_{D25}Ga_{Q.75}Aa を、13 にアクセプタ不 純物 密度が 5×10¹⁷cm⁻³程度、 膜 厚 約 100 Å で 、 ALAs の モ ル 比 x が 第 1 の半導体層 12 との界面で 0.25 となり、第3 の半導体層 14 側 に向かって徐々に波少し、第3の半導体層14との 界面で等となる Al_xGa_{1-x}As を、14 に不納物密度が 1×10¹⁵cm⁻³以下で膜厚約 300~のノンドープ GaAs を、 15 にアクセプタ不納物密度が 2×10¹⁸cm⁻³程度 で膜厚約 500% の p 型の Alas Gaa, As を、16に不納物 密度が 1×10¹⁵cm⁻³ 以下で膜厚約 300% のノンドープ GaAs を、17 にアクセプタ不納物密度が 1×10¹⁸cm⁻³ 程度、膜厚約 100 Å で、 ALAs のモル比y が 16との 界面で零となり、18 側に向かって徐々に増加し、 18 との界面で 0.3 となる A Ly Ga 1-y A a を、 18にドナ - 不純物密度が 5×10¹⁷cm⁻³程度で膜厚約 5000 Åの n 型の A L q 3 G a q 7 A s を、オーミック性 単極 20 及び21 に AuGe/Ni による電極を、制御電極(いわゆるべ

34 は高純度あるいはp型の第3の半導体層、35は前記第3の半導体層34より電子親和力の小さなn型の第4の半導体層、36は前記第4の半導体層35より電子親和力が大きい、高純度あるいはp型の第5の半導体層、37はn型の第6の半導体層、38はp型の第7の半導体層、39は側御電極、40及び41は第7の半導体層38、第1の半導体層32に接触するオーミック性電極である。

第2図(b)は、第2図(a)に示した本発明にかかる 構造において、熱平衡状態における電極 40 直下で のエネルギーパンド図の一例である。ここで 42は 2 次元電子層であり、 Ec, Ep, Ev については第1図 (b)及び第5図で説明したものと同一である。

本発明による半導体装置が前述した npn 型によるものと原則的に同様の原理、作用及び効果を有していることは言うまでもない。

〔寒施例〕

以下本発明の寒施例を示す。

(実施例 1)

本與施例におけるHBTの模式的構造断面図は第

本央施例において、例えばオーミック性電極 20を HBT のエミッタ電極、 21をコレクタ電極として動作させる。本例におけるペース抵抗 ra は従来例に比べ大幅に改善され、最高発掘周波数 fmaxについては従来例の約 10GHz 以下に比べ、約 15GHz と増大した。また ra 及び ra についても ra の減少などにより大幅に改善された。尚、本例においては制御電極 19に Au2n よるオーミック性電極を用いることによって HBT 動作させることも原理的に可能なことは明白である。

(实施例2)

本実施例における HBT の模式的構造断面図を第 3 図に示す。本実施例においては図示のように 52 \sim 61 の層による積層体である。 52 \sim 61 の \sim 62 \sim 63 \sim 64 \sim 65 \sim 65 \sim 66 \sim 66 \sim 66 \sim 66 \sim 67 \sim 68 \sim 68 \sim 69 \sim 69 \sim 60 \sim

ース電極) 19 に AuZn による電極を用いた。 x が 53 との界面で 0.3 となり、55 側に向かって徐 Patent provided by Sughrue Mion, PLLC - http://www.sughrue.com

徐に放少し、55との界面で等となるAL, Ga1-xAB を、 55 に不純物密度が 1×10^{15cm-5}以下で膜厚約 300Åの GaAs を、 56 に不純物密度が 1×10¹⁵cm⁻⁵ 以下で順厚約30%のAlasGaa7Aaを、57 にアクセ プタ不純物密度が 3×18¹⁸cm⁻³程度で膜厚約 300 Å の Alas Gaa7 As を、 58 に不純物密度が 1×10¹⁵cm⁻³ 以下で膜厚約300%のGaAaを、59にアクセプタ ALAs のモル比yが58との界面で等となり、60側 に向かって徐々に増加し、60との界面で0.35と なる Al_yGa_{1-y}Asを、60 にドナー不純物密度が 5×10^{17cm-3}程度で膜厚約 2000 Åの ALQ35 Ga Q65 As を、 61 にドナー不純物密度が 5×10¹⁸cm⁻³程度で **與厚約 3000g の GaAs を用い、オーミック性電板** 51 及び 63 に AuGe/Ni による電極を、制御関係(い わゆるペース電極) 62 K AuZn による電極を用い た。

本実施例において、例えば 51 を IIBT のコレクタ 電極、63 をエミッタ電極として動作させた場合、 f_{max} は実施例 1 に比べ更に向上し約 18 GHz となっ

AL_xGa_{1-x}As を、35 に不純物密度が 1×10¹⁵cm⁻⁵以下で膜厚約 300 Å のノンドープ GaAs を、36 にドナー不純物密度が 2×10¹⁸cm⁻⁵程度で膜厚約 500 Å のAL_{0.3}Ga_{0.7}As を、37 に不純物密度が 1×10¹⁵cm⁻⁵以下で膜厚約 300 Åのノンドープ GaAs を、38 にドナー不純物密度が 1×10¹⁸cm⁻³程度、膜厚約 100 Å で、ALAs のモル比 y が 37 との界面で零となり、39 側に向かって徐々に増加し、39 との界面で 03 となるAL_yGa_{1-y}As を、39 に アクセプタ 不純物密度が 5×10¹⁷cm⁻³ 程度で膜厚約 5000 Å の p 型の AL_{0.3}Ga_{0.7}As を、オーミック性電極 40 及び 41 に AuZn による程極を、制御観極 39 に AuGe/Niによる電極を用いた。

本実施例を、HBT に応用した場合、ペース抵抗 rsを担う 2 次元電子層 42 の移動度及び面密度が非常に大きいため、前実施例と同様に、rs 及びWs の大幅な低減が可能になり、従って fmax,ft などの性能向上及びrs の低波が與現できる。尚、制御電極 39 はショットキー電極でも HBT 動作は可能である。

[発明の効果]

た。これは、いわゆるスペーサ暦 56の導入によって不純物 飲乱を被少させ、2 次元正孔の移動度の増大がはかれたこと、ベース電極 62 を 2 コ設けたこと及び 2 次元正孔暦を有する界面の数を増加させたことなどによる r Bの大幅な低波ができたこと、更にエミッタ側の奥効的ドナー密度を向上させてエミッタ注入効率を向上させたことなどに起因する。

以上の実施例の結果からも、本発明が極めて多 大な長所を有していることは明らかである。 (実施例3)

次にpnp型の契約例について説明する。

本実施例における模式的構造断面図は第2図(a) と同じである。


以上のように本発明によれば、ヘテロ接合界面に形成された高い導伝性及び閉じ込め効果を有近たとなったとなったとなって最高発振問政数及び遮断周波数の向上、更にはペース走行時間及びスイッチング時間の大幅な低減など多大な長所を有した超高周波超高速案子を実現できる効果を有するものである。


4. 図面の簡単な説明


第1図(a)及び第2図(a)は本発明の半導体装置の 基本的構造の一例を示す模式的断面図、第1図(b) 及び第2図(b)はそれぞれのエネルヤーバンド図、 第3図は本発明の與施例2の構造を示す模式的断面図、第4図は従来の半導体装置の一例の構造を 示す模式的断面図、第5図はそのエネルヤーバン ド図である。


11 及び 31 … 高抵抗 抵 板、 12 … n 型の第 1 の半 導体層、 32 … p 型第 1 の半導体層、 13 … p 型の 第 2 の半導体層、 33 … n 型の第 2 の半導体層、14 … 高純度あるいは n 型の第 3 の半導体層、 34 … 高 納度あるいはp型の第3の半導体局、15…p型の第4の半導体層、35…n型の第4の半導体層、36… n型の第5の半導体層、36… 高純度あるいはp型の第5の半導体層、17…p型の第6の半導体層、37…n型の第6の半導体層、18…n型の第7の半導体層、38…p型の第7の半導体層、19及び39…制御電極、20,21,40及び41…オーミック性電極、22…2次元正孔層、42…2次元電子層。

特許出顧人 日本電気株式会社 代 理 人 弁理士内 原 晋









107 Iミッタ電極 105 ル型の第3の半導体層 104 P型の第2の半導体層 103 ル型の第1の半導体層 101 コレクタ電極 第 4 図 第 5 図